Выберите категорию
|
Вебинар [162]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка [59]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [53] |
|
Мероприятия [39]
Семинары, конференции, встречи
|
|
Анонсы [20]
Свежие новости и релизы из мира FPGA
|
|
Новинки [63]
Новые изделия на базе FPGA
|
| Стрим [5] |
Объявления
Случайные статьи
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3
Подробнее
Познавательное
Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки
Подробнее
Microblaze
Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 2.
Подробнее
Статистика
Онлайн всего: 4
Гостей: 4
Пользователей: 0
Архив новостей из мира FPGA
Как правильно выходить из Reset в больших FPGA Несколько советов о правильном построении цепей сброса в больших проектах на больших FPGA на примере Arria 10 
1936 Как защитить RTL код от взлома по стандарту IEEE 1735 в Intel® Quartus® Prime Pro После Intel'ификации количество отличных видео от синего альянса по FPGA возросло, что не может не радовать всех нас.
1624 
0 |
0