Конференция FPGA разработчиков

DFF-Привет

Разделы сайта

Новости Статьи Доска объявлений

Выберите категорию

Вебинар [79]
Вебинары по FPGA и языкам проектирования для ПЛИС
Заметка [25]
Небольшие заметки по использованию технологии FPGA/ПЛИС
Руководство [41]
aldec Webinar Xilinx tcl SDK Virtex UltraScale+ вебинар cdc ip integrator Vivado microblaze конференция AI lattice fpga начального уровня intel systemverilog PUF Intel FPGA Quartus CNN DMA VHDL семинар FPGA deep learning GPU Cortex Simulink Synopsys zynq-7000 zynqhw Versal sigasi MIPI sp701 verilog обучение hls Zynq Minized тренинг ACAP arty воркшоп design checkpoint Eco netlist ПЛИС Verification hdl zcu104 fsb Pentagon новости pynq OpenCV Ethernet agilex Achronix hbm Alveo spartan-7 отладочные платы adam taylor do-254 отчёт exostiv vitis spi ultra96 microchip polarfire gowin mpsoc ии ML tysom silexica fpga-systems profpga maxfield pcie risc-v antmicro Arm uvm Vitis AI crosslink-nx нейронные сети microzed MATLAB efinix Linux petalinux Ultrascale Virtex mentor верификация СТРИМ

Архив новостей из мира FPGA

Обработка изображения с телескопа с помощью ПЛИС

Доброго времени дня, друзья!

Давно хотел узнать, как обрабатываются цифровые данные изображения, получаемые непосредственно с телескопа. В ... Читать дальше »

365

0

embedded, systemverilog, aldec, FPGA, hdl, aceleration, Design, verilog, Xilinx, emulation

SynthHESer - Новый синтезатор от Aldec

На заре цифрового проектирования все схемы проектировались вручную. Вы бы нарисовали карту Карно, оптимизировали логику и нарисовали схемы. Если вы помните, мы все делали много упражнений по оптимизации логики еще в колледже. Это ... Читать дальше »

821

0

Последние статьи нашего сообщества

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее

Обзор

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

Подробнее

Интерфейсы

Скрипт Net2axis

Подробнее

Среды разработки

Создание пользовательского IP-ядра в Qsys/Platform Designer

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 28.10.2020)

Написание структурированных тестбенчей на VHDL

Подробнее

Вебинар (состоится 17-19.11.2020)

Виртуальная конференция 'Функциональная безопасность'

Подробнее

Вебинар (состоится )

Вебинар: презентация HLS решений для ASIC/FPGA от компании Silexica

Подробнее

Вебинар (состоится 20.10.2020)

Вебинар: продукция компании GoWin

Подробнее

Вебинар (состоится )

Вебинар: Констрейнты и рекомендации по проектированию для FPGA от Synopsys

Подробнее

Вебинар (состоится )

Верификация IP-ядра PCIe в FPGA-симуляторе Riviera-PRO

Подробнее

Вебинар (состоится )

Вебинар: Введение в решения по машинному обучению от Gowin

Подробнее

Вебинар (состоится )

Вебинар: Построение систем видеообработки на ПЛИС Intel

Подробнее

Вебинар (состоится )

Онлайн конференция: CadenceCONNECT

Подробнее

Вебинар (состоится )

Вебинар: Презентация инструментов для верификации процессорных ядер на базе RISC-V

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку