Выберите категорию
|
Вебинар [162]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка [59]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [53] |
|
Мероприятия [39]
Семинары, конференции, встречи
|
|
Анонсы [20]
Свежие новости и релизы из мира FPGA
|
|
Новинки [63]
Новые изделия на базе FPGA
|
| Стрим [5] |
Объявления
Случайные статьи
Среды разработки
Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления
Подробнее
High Level Synthesis
Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS
Подробнее
Статистика
Архив новостей из мира FPGA
Sigasi 4.5 - Еще быстрее, еще продуктивней Вышел новый релиз IDE для написания RTL кода: Sigasi 4.5. 
1553 Новое руководство: Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3Опубликована заключительная третья статья серии "Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS". ... Читать дальше »
1528 
0 Xilinx Open Hardware Design - соревнования для студентов по FPGA/SoCКомпания Xilinx в рамках своей университетской программы проводит соревнования для FPGA/SoC среди студентов, увлечённых этим направлением, под названием Xilinx O ... Читать дальше »
1552
0 Virtex® UltraScale+™ с 16ГБ HBM памятиНе успели Xilinx выпустить самую большую по емкости ПЛИС в мире, как очередной анонс не заставил себя ждать. На этот раз изменения коснулись кристаллов серии Vi ... Читать дальше »
1588
2 |
0