Вышел новый релиз IDE для написания RTL кода: Sigasi 4.5.
Этот релиз может похвастаться своим быстродействием. Редактор Sigasi Studio стал намного быстрее ... до 3(!!!) раз быстрее.Также  добавлена HTML-документация, много новых примочек, новая функция под названием Split editor view и многое другое.   Обо всех изменения текущего релиза читайте здесь

Опубликована заключительная третья  статья серии "Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS". 

В этой части будут показаны основные шаги необходимые для запуска и работы разработанной в прошлых частях системы [1, 2]. Будет показано, как можно использовать API, которое автоматически генерируется для IP-блоков с интерфейсом AXI4-Lite.

 

Компания Xilinx в рамках своей университетской программы проводит соревнования для FPGA/SoC среди студентов, увлечённых этим направлением, под названием Xilinx Open Hardware.  Конкурс проходит ежегодно и является открытым для аспирантов и студентов. Денежными призами награждаются лучшие работы в каждой категории.
Ознакомиться со списком победителей и их проектами за 2019 год можно здесь

PS: А проводятся ли у нас подобные соревнования по FPGA/SoC? Дайте знать в комментариях.

Не успели Xilinx выпустить самую большую по емкости ПЛИС в мире, как очередной анонс не заставил себя ждать. На этот раз изменения коснулись кристаллов серии Virtex® UltraScale+™, содержащих высокопроизводительную память HBM, размер которой теперь составляет 16ГБ (напомним, что уже имеются кристаллы с  4ГБ и 8ГБ HBM).
Согласно продуктовой таблице, было выпущено сразу два кристалла XCVU45P и XCVU47P