Февраль 2019 - Новости сайта - FPGA-Systems

Главная страница
Каталог файлов
Каталог статей
- Intel/Altera
  - Средства разработки
  - Отладочные платы
  - СнК и софт-процессоры
  - Прочее
- Microchip/Microsemi/Actel
  - Среды разработки
  - Отладочные платы
  - Прочее
- Xilinx
  - Среды разработки
    - SDK
    - Vivado
      - Vivado reports
    - High Level Synthesis
  - СнК и софт-процессоры
    - MicroBlaze
    - Zynq-7000
  - Прочее
    - FPGA начального уровня: PUF
    - Xilinx primitives
- GoWin
  - Обзор
- Отечественные
  - Среды разработки
  - Отладочные платы
  - Прочее
- Разное
  - Познавательное
  - Аналитика и обзоры
  - Интерфейсы
    - Интерфейсы
  - Инструкции к сайту
- Языки
  - C/C++
  - TCL
  - Verilog
  - VHDL
  - SystemVerilog
- Обзоры плат
- FPGA-Systems Boards (FSB)
  - Проект "Pentagon"
Доска объявлений
Обратная связь
О проекте

Регистрация | Вход

FPGA-Systems

FPGA-Systems

Главная » 2019 » Февраль

13 Февраля, Среда

15:31 Новая статья: Минимизация булевых функций на многомерных кубиках (0)

12 Февраля, Вторник

17:06 Новое видео: FPGA начального уровня :: Часть 5.1 :: Подключение портов к ножкам ПЛИС и размещение проекта на кристалле (0)

06 Февраля, Среда

15:27 Вебинар: Как развернуть Cortex-M на FPGA Xilinx (0)

14:24 Смогут ли FPGA превзойти GPU в ускорении глубокого обучения следующего поколения? (0)

05 Февраля, Вторник

15:29 Xilinx Day Russia: тематический семинар о продукции Xilinx в области машинного обучения/искусственного интеллекта (0)

13:46 VHDL Coding for FPGAs (0)

02 Февраля, Суббота

21:30 Работа с PS DMA в Zynq MPSoC (0)

20:42 Руководство по AI Edge от Xilinx: DNNDK, Caffe, CNN (0)

01 Февраля, Пятница

14:11 Как правильно выходить из Reset в больших FPGA (0)

14:08 Как защитить RTL код от взлома по стандарту IEEE 1735 в Intel® Quartus® Prime Pro (0)

На правах рекламы

Вход на сайт

Тэги

aldec Webinar ip integrator tcl adas fpga начального уровня 58G DNNDK FPGA уроки arty обзоры плат Cortex DMA GPU SDSoC 2019.1 openvino zynq-7000 7nm zynqhw Synopsys cdc 7-series Versal 7нм AI design checkpoint Eco netlist VHDL Altera hdl verilog ПЛИС PUF H.264 mpsos us+ video codec отладочные платы fsm сдвиговый регистр fsb lattice fpga-systems sp701 Vivado SDK OpenCV custom ip qsys xves Intel FPGA 10нм семинар hbm Minized sigasi ACAP microblaze h.265 zcu104 Quartus do-254 отчёт deep learning hls pynq MicroZed Chronicles spi mcp3201 счетчик gowin CNN Zynq mpsoc Pentagon sensai tysom Achronix Xilinx инструкции microchip microsemi agilex вебинар Alveo picasso MIPI polarfire systemverilog active-hdl intel platform designer vitis spartan-7 adam taylor воркшоп latticesemi

Календарь

Архив записей

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Друзья сайта

КТЦ "Инлайн Груп" - Официальный дистрибьютор и Авторизованный тренинг центр компании Xilinx