Архив новостей из мира FPGA

Sigasi 4.5 - Еще быстрее, еще продуктивней

Вышел новый релиз IDE для написания RTL кода: Sigasi 4.5.
Этот релиз может похвастаться своим быстродействием. Редактор Sigasi Studio стал намного быстрее ... до 3(!!!) раз быстрее.Также  добавлена HTML-документация, много новых прим ... Читать дальше »

423

0

Новое руководство: Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3

Опубликована заключительная третья  статья серии "Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS". ... Читать дальше »

373

0

Xilinx Open Hardware Design - соревнования для студентов по FPGA/SoC

Компания Xilinx в рамках своей университетской программы проводит соревнования для FPGA/SoC среди студентов, увлечённых этим направлением, под названием Xilinx O ... Читать дальше »

389

0

Virtex® UltraScale+™ с 16ГБ HBM памяти

Не успели Xilinx выпустить самую большую по емкости ПЛИС в мире, как очередной анонс не заставил себя ждать. На этот раз изменения коснулись кристаллов серии Vi ... Читать дальше »

399

2

Последние статьи нашего сообщества

High Level Synthesis

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Подробнее

Xilinx Vivado

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Подробнее

High Level Synthesis

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Подробнее

High Level Synthesis

Сможет ли HLS код побить HDL по производительности?

Подробнее

Vunit

Проведение тестирования проекта с помощью VUnit

Подробнее

Познавательное

Разработка на FPGA – Хорошая, плохая и отторгающая

Подробнее

Microblaze

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Подробнее

Обзор

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

Подробнее

Среды разработки

Создание пользовательского IP-ядра в Qsys/Platform Designer

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится 16.11.2020)

Преодоление энергетических, габаритных и других конструктивных ограничений с помощью возможностей Плис

Подробнее

Вебинар (состоится 28.10.2020)

Написание структурированных тестбенчей на VHDL

Подробнее

Вебинар (состоится 17-19.11.2020)

Виртуальная конференция 'Функциональная безопасность'

Подробнее

Вебинар (состоится )

Вебинар: презентация HLS решений для ASIC/FPGA от компании Silexica

Подробнее

Вебинар (состоится 20.10.2020)

Вебинар: продукция компании GoWin

Подробнее

Вебинар (состоится )

Вебинар: Констрейнты и рекомендации по проектированию для FPGA от Synopsys

Подробнее

Вебинар (состоится )

Верификация IP-ядра PCIe в FPGA-симуляторе Riviera-PRO

Подробнее

Вебинар (состоится )

Вебинар: Введение в решения по машинному обучению от Gowin

Подробнее

Вебинар (состоится )

Вебинар: Построение систем видеообработки на ПЛИС Intel

Подробнее

Вебинар (состоится )

Онлайн конференция: CadenceCONNECT

Подробнее
Все предстоящие события

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку