Архив новостей из мира FPGA

Руководство: Делаем алгоритм шифрования AES на Verilog

Интересное руководство попалось на портале medium.com

Читателю предлагается пошаговое руководство реализации алгоритма AES - 128 для FPGA/ASIC с использованием языка Verilog.

... Читать дальше »

319

0

генератор синуса, dds compiler, DDS, Zynq, Xilinx

Туториал: Генерация синусоиды на C и Xilinx Zynq

На портале hackster.io появилась новая статья/гайд по использованию созданию генератора синусоиды с использованием Xilinx DDS Compiler + C+ baremetal + Zynq. Это полноценное руководство с боль ... Читать дальше »

290

0

ACAP, Versal, машинное обучение, ии

Презентация: Компиляция для Xilinx AI Engine с использованием MLIR

Если вы интересуетесь развертыванием нейронных сетей и ИИ на новых адаптируемых ACAP - Versal AI, то эта презентация вероятно вам пригодится при изучении. Несмотря на ее относительную давность создания (02-02-2020), презентация пригодится как дополнительный материал для изучения. Возможно, вам удастся узнать что-то нов ... Читать дальше »

132

0

Последние статьи нашего сообщества

DFF-Привет

Разделы сайта

Выберите категорию

Архив новостей из мира FPGA

Последние статьи нашего сообщества

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

Сможет ли HLS код побить HDL по производительности?

Проведение тестирования проекта с помощью VUnit

Разработка на FPGA – Хорошая, плохая и отторгающая

Создание многопроцессорной системы в Vitis: Zynq + MicroBlaze

Китай, GOWIN, АО "Восток", ПЛИС - лучше меньше, да лучше!

Скрипт Net2axis

Создание пользовательского IP-ядра в Qsys/Platform Designer

Календарь актуальных событий и мероприятий

Вебинар (состоится 28.10.2020)

Написание структурированных тестбенчей на VHDL

Вебинар (состоится 17-19.11.2020)

Виртуальная конференция 'Функциональная безопасность'

Вебинар (состоится )

Вебинар: презентация HLS решений для ASIC/FPGA от компании Silexica

Вебинар (состоится 20.10.2020)

Вебинар: продукция компании GoWin

Вебинар (состоится )

Вебинар: Констрейнты и рекомендации по проектированию для FPGA от Synopsys

Вебинар (состоится )

Верификация IP-ядра PCIe в FPGA-симуляторе Riviera-PRO

Вебинар (состоится )

Вебинар: Введение в решения по машинному обучению от Gowin

Вебинар (состоится )

Вебинар: Построение систем видеообработки на ПЛИС Intel

Вебинар (состоится )

Онлайн конференция: CadenceCONNECT

Вебинар (состоится )

Вебинар: Презентация инструментов для верификации процессорных ядер на базе RISC-V