Выберите категорию
|
Вебинар
[119]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка
[50]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [52] |
|
Мероприятия
[12]
Семинары, конференции, встречи
|
|
Анонсы
[12]
Свежие новости и релизы из мира FPGA
|
|
Новинки
[14]
Новые изделия на базе FPGA
|
Объявления
Случайные статьи
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3
ПодробнееMicroblaze
Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 1.
Подробнее
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 2
Подробнее
Статистика
Онлайн всего: 11
Гостей: 11
Пользователей: 0
Архив новостей из мира FPGA
Вебинар: Презентация инструментов для верификации процессорных ядер на базе RISC-V
Static Verification for RISC-V Cores and SoCs В настоящее время вся отрасль разработки процессорных систем претерпевает смену парадигмы - новые поколения специализированных процессорных ядер разрабатываюся на основе открытой системы команд RISC-V. На просторах github вы с легкостью сможете найти примеры ... Читать дальше » 
484 |
0