Выберите категорию
|
Вебинар
[161]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка
[59]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [53] |
|
Мероприятия
[39]
Семинары, конференции, встречи
|
|
Анонсы
[20]
Свежие новости и релизы из мира FPGA
|
|
Новинки
[63]
Новые изделия на базе FPGA
|
| Стрим [5] |
Объявления
Случайные статьи
Среды разработки
Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления
Подробнее
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 2
Подробнее
Статистика
Архив новостей из мира FPGA
Тренинг: Разработка облачных приложений с Xilinx AI
На этом тренинге Вы узнаете, как использовать решения машинного обучения Xilinx для центров обработки данных и облачных приложений.
Основной упор в курсе делается на:
- Использование алгоритмов, моделей и фреймворков для машинного обучения в облаке
- Использование программного стека xfDNN д
...
Читать дальше »
1189
Руководство: Petalinux и Snickerdoodle Black
На hackster.io появилось новое руководство по развертыванию Linux с помощью Petalinux для отладочного комплекта Snickerdoodle Black, ... Читать дальше »
1390
0
Новый игрок на рынке FPGA: Trion FPGA от компании Efinix
За последние несколько лет выросло число компаний, стремящихся производить собственные ПЛИС. Мне известно по крайней мере три из них. Новый игрок на рынке ПЛИС это всегда интересно, поэтому предлагаю ознакомиться с описанием ПЛИС с ... Читать дальше »
1571
0
Тренинг: Использование карт-ускорителей Alveo для ускорения динамических нагрузок: это бесплатно
Карты ускорители Alveo помогут Вам достичь наивысшей производительности вашего облачного или локального ЦОД, позволяя ускорить любые приложения.
Данный тренинг сосредоточен на:
- анализе доступных на сегодня карт-ускорителей Alveo, их преимуществах и доступных прогр
...
Читать дальше »
1167
0
Развертывание Tensorflow Lite в Zephyr на LiteX/VexRiscv
Компания Antmicro опубликовала статью/руководство по развертыванию Google’s TensorFlow Lite на софт-процессоре RISC-V
Несмотря на то, что приложения ML и AI в основном остаются пре
...
Читать дальше »
1532
0
Обновление: MathWorks ускоряет верификацию FPGA /ASIC проектов благодаря поддержке UVM
Компания MathWorks объявила, что их продукт HDL Verifier начиная с версии 2019b поддерживает Universal Verification Methodology (UVM). Верификаторы FPGA /ASIC проектов могут генерировать компоненты UVM и с ... Читать дальше »
1234
0
Вебинар: Инструменты отладки проектов для FPGA/ASIC и DFT разработчиков
Компания EDA Direct проводит вебинар, на котором продемонстрируют каким образом FPGA/ASIC и DFT разработчики могут значительно ... Читать дальше »
1328
0
Руководство: Создание платформы для MicroZed в VITIS
Адам Тейлор опубликовал новое руководство по созданию описания платформы в VITIS для отладочного модуля MicroZed. В целом этот процесс моло чем отличается от предыдущих ... Читать дальше »
1397
0
Вебинар: введение в Intel® Agilex™, особенности интерфейсов внешней памяти
Компания Intel проведёт вебинар об особенностях интерфейсов внешней памяти в ПЛИС Agilex.
На этом вебинаре вам расскажут:
- Как Intel Agilex ПЛИС и SoC обеспечивают связь с SDRAM DDR4 со с
...
Читать дальше »
1196
0
Аппаратное ускорение для обработки данный в умных промышленных сетях Smart Grid
Компания SoC-e совместно с компанией Xilinx разработали и презентовали в рамках выставки SPS, проходившей в Нюрберге, прорывное решение по множественной и параллельной обработки измеряемых значений тока и напряжения в умных промышленных сетях или Smart Grid.
0