Статьи из категории: Познавательное

Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Познавательное [18]

Аналитика и обзоры [7]

Аналитические и обзорные статьи по новым технологиям

Интерфейсы [4]

Реализация различных интерфейсов на ПЛИС

Общее [18]

Общие вопросы, не зависящие от производителя ПЛИС

Инструкции к сайту [4]

Инструкции к действиям на сайте

Есть мнение [1]

Ваши личные впечатления и развернутые отзывы о событиях и железяках из мира FPGA

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL plc2 #ASIC quicklogic Git altera fpga цос Clock

Статистика

Онлайн всего: 3

Гостей: 3

Пользователей: 0

Страницы : « 1 2 3 »

Поточное вычисление двоичного логарифма

В статье рассматриваются варианты реализации поточного вычисления двоичного логарифма, приводятся результаты измерения точности и ресурсоёмкости для ПЛИС Artix-7 и синтезатора Vivado 2020.2. Было протестировано 3 алгоритма вычисления log₂(x) с некоторыми вариациями.

5681

Вычисление двоичного логарифма итерационным методом на ПЛИС

Вниманию читателя предлагается алгоритм вычисления логарифма по основанию 2, предоставляется исходный код RTL-блока, анализируется вычислительная точность и ресурсоемкость реализации

8301

ChipScope, signaltap, hdl, отладчик, promwad, microsemi, разработка электроники, firmware, Отладка, Xilinx, ПЛИС, FPGA

Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки

Статья о полезных инструментах и типичных ошибках при отладке прошивки для FPGA. Основана на реальных событиях, а точнее — на опыте разработок для FPGA Xilinx, Lattice и Microchip. Внутри вас ждет принцип 20/80 для планирования времени, правило жизни У. Черчилля и полезные практические советы.

3914

представление чисел, Nan

NaN boxing

Сегодня поговорим о таком механизме как NaN boxing, косвенно затронем тему представления значений в формате NaN [Not-a-Number].

3755

Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)

Материал в разработке

2374

VHDL 2008, VHDL, VHDL 2019, VHDL synthesis

Что нового в VHDL 2019?

Эта статья, взята из доклада VHDL 2018: New and Noteworthy. С этим докладом выступил наш коллега Ливен Лемиенгре на DVCON 2018. Поскольку новый стандарт VHDL был утвержден и опубликован в 2019 году, все ссылки на 2018 год в этой статье были заменены на 2019 год

4624

eda, Playground, verilog

Введение в EDA Playground

Данная записка создана в помощь новичкам в изучении сайта https://www.edaplayground.com, с помощью которого можно проводить моделирование модулей, запускать различные симуляторы и многое другое.

3909

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

RTL designer

Senior MCU designer/architect

Инженер по верификации CPU IP

RTL verification engineer

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux

Случайные статьи

Стратегии оптимизации HDL-кода и синтезатора нетлиста для FPGA

Что нового в VHDL 2019?

Добавляем новости на сайт:: руководство для новичков

UVM общие сведения и организация методологии

ZYNQ SW: EBAZ4205: часть 2 (Vivado 2020)

Vivado reprorts => report_clocks

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

FPGA начального уровня :: Часть 1 :: Обзор

ECO Flow в Vivado или работа в режиме редактирования нетлиста. Часть 2

FPGA openSource tools

Статистика

Статьи из категории: Познавательное

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Clock Domain Crossing

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Объявления

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Продам FMC-loopback, PCIe-loopback

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

RTL designer

Senior MCU designer/architect

Инженер по верификации CPU IP

RTL verification engineer

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux