Выберите категорию
| Познавательное [19] |
|
Аналитика и обзоры [7]
Аналитические и обзорные статьи по новым технологиям
|
|
Интерфейсы [4]
Реализация различных интерфейсов на ПЛИС
|
|
Общее [18]
Общие вопросы, не зависящие от производителя ПЛИС
|
|
Инструкции к сайту [4]
Инструкции к действиям на сайте
|
|
Есть мнение [1]
Ваши личные впечатления и развернутые отзывы о событиях и железяках из мира FPGA
|
Объявления
Случайные статьи
High Level Synthesis
Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS
Подробнее
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3
ПодробнееСтатьи из категории: Познавательное
Категория:Познавательное
Технология встроенных FPGA (eFPGA): прошлое настоящее и будущее
Наконец-то пришло время для встроенных ПЛИС (eFPGA), и это видно по тому, как они используются в разработках, обслуживающих беспроводную инфраструктуру, системы искусственного интеллекта (ИИ), умные хранилища данных и даже приложения, где ключевую роль играет стоимость конечного изделия. Точно так же, как процессор или DSP, eFPGA могут быть частью системы на кристалле (SoC), которая динамически реконфигурируется, имея для этого аппаратную логику размером от 1000 до 500 000 таблиц истинности (LUT - look-up table).
6687
Поточное вычисление двоичного логарифма
В статье рассматриваются варианты реализации поточного вычисления двоичного логарифма, приводятся результаты измерения точности и ресурсоёмкости для ПЛИС Artix-7 и синтезатора Vivado 2020.2. Было протестировано 3 алгоритма вычисления log2(x) с некоторыми вариациями.
7351
2
Вычисление двоичного логарифма итерационным методом на ПЛИС
Вниманию читателя предлагается алгоритм вычисления логарифма по основанию 2, предоставляется исходный код RTL-блока, анализируется вычислительная точность и ресурсоемкость реализации
10414
0
Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки
Статья о полезных инструментах и типичных ошибках при отладке прошивки для FPGA. Основана на реальных событиях, а точнее — на опыте разработок для FPGA Xilinx, Lattice и Microchip. Внутри вас ждет принцип 20/80 для планирования времени, правило жизни У. Черчилля и полезные практические советы.
4360
0
NaN boxing
Сегодня поговорим о таком механизме как NaN boxing, косвенно затронем тему представления значений в формате NaN [Not-a-Number].
4163
0
Асинхронный и синхронный сброс: Методы проектирования - часть вторая (раздел 5)
Материал в разработке
2673
0
Что нового в VHDL 2019?
Эта статья, взята из доклада VHDL 2018: New and Noteworthy. С этим докладом выступил наш коллега Ливен Лемиенгре на DVCON 2018. Поскольку новый стандарт VHDL был утвержден и опубликован в 2019 году, все ссылки на 2018 год в этой статье были заменены на 2019 год
5287
0
2