Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [161]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [59]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [39]

Семинары, конференции, встречи

Анонсы [20]

Свежие новости и релизы из мира FPGA

Новинки [63]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия ettercap Москва ai lattice СSS КАРТЫ systemverilog microblaze PUF оштрафовать CNN 16x1.4.4 педагогическое издание карликовые деревья Cortex Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI ежик в доме verilog cheatsz обучение hls Zynq Minized тренинг ACAP Arty жарче Monk Sezonul 7 Episodul 6 Verification hdl zcu104 efpga Californication S01E04 Aldanma Achronix Alveo Занимательные устройства змеи Декея (LHOP) aldec exostiv sta временянки редкая порода статический временной анализ vitis камерунская коза Sürgün Aşk microchip polarfire gowin Arcsoft WebCam Companion ML #Verilog silexica asic Micromax microsemi antmicro Arm uvm Python Нейронные сети Foxit Reader #syntacore Bırak Beni #cores #ip microzed matlab efinix Linux oneapi верификация Отладка soc начинающим Стрим catapult RTL plc2 #ASIC Git altera fpga цос бамбук News Daily

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Архив новостей из мира FPGA

Vivado, паротерапия, Xilinx

Заметка: Vivado подскажет, как свести тайминги в проекте

Что делать, если тайминги вашего проекта не сходятся? Как найти эти места и как исправить положение?

Ответы вопросы вам поможет найти сама среда разработки - Xilinx Vivado. В Vivado есть просто невероятное количество отчётов, формируемых по ходу маршрута проектирования вашего проекта. И ... Читать дальше »

1762

0

vitis, Xilinx

Онлайн-семинар: Разработка ускорителей в Xilinx Vitis

Единая программная платформа Vitis позволяет разработчикам легко использовать преимущества гетерогенных SoC Xilinx и ускорять свои приложения, не нуждаясь в передовых знаниях по разработке аппаратного обеспечения. Этот семинар предоставит вам базовые знания о том, как начать работу с Vitis и Vitis AI.
... Читать дальше »

1227

0

FPGA Плата, usb, глубже

Очень маленькая FPGA плата M02mini от marsohod.org

Команда проекта marsohod.org сообщила о выходе новой очень маленькой FPGA платы M02mini на базе чипа Intel MAX10 10M02DCV36C8.

Плата представляет собой US ... Читать дальше »

2662

1

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Разработчик FPGA / SOС embedded

YADRO_Разработчик FPGA (ПЛИС)

Вакансия Ведущий инженер-программист ПЛИС (FPGA designer) Санкт-Петербург

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux

Случайные статьи

Сможет ли HLS код побить HDL по производительности?

Подключение подсистемы памяти к MicroBlaze (MIG 7 Series)

Читаем ДНК ПЛИС (Часть 1)

ZYNQ HW: EBAZ4205: Часть 1 (Vivado 2020)

Основы статического временного анализа. Часть 2.2: System Synchronous Output Delay Constraint.

Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года

Vivado reprorts => report_clock_interaction

Статическое в SystemVerilog

Распутываем виртуальные методы в SystemVerilog

FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Clock Domain Crossing

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Объявления

Разработчик FPGA / SOС embedded

YADRO_Разработчик FPGA (ПЛИС)

Вакансия Ведущий инженер-программист ПЛИС (FPGA designer) Санкт-Петербург

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux