Выберите категорию
| Вебинар [161] |
| Заметка [59] |
| Руководство [53] |
| Мероприятия [39] |
| Анонсы [20] |
| Новинки [63] |
| Стрим [5] |
Объявления
Случайные статьи
High Level Synthesis
Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS
Подробнее
Статистика
Архив новостей из мира FPGA
Онлайн конференция: Verification Day 2020
Компания Synopsys проводит онлайн конференцию Verification Day 2020. Это виртуальное мероприятие дает возможность оставаться в курсе последних инноваций, методов и методологий в области статической, формальной и маломощной верификации. На этом однодневном мероприятии мы будет делиться опытом и идеями для поль ... Читать дальше »
1290
Вебинар: Презентация инструментов для верификации процессорных ядер на базе RISC-V
Static Verification for RISC-V Cores and SoCs
В настоящее время вся отрасль разработки процессорных систем претерпевает смену парадигмы - новые поколения специализированных процессорных ядер разрабатываюся на основе открытой системы команд RISC-V. На просторах github вы с легкостью сможете найти примеры ... Читать дальше »
1654
0
Реализация: Мондельбротим на PYNQ
Построение фракталов на ПЛИС, в целом не ново. На выставках частенько можно встретить их реализацию. Такое демо всегда привлекает, не то что эти ваши отчеты в консоли и распознавание котиков. Про построение фракталов мы уже упоминали ранее ( ... Читать дальше »
1147
1
Анонс: Самая большая FPGA Xilinx перешла в статус Production
ПЛИС Virtex® UltraScale+™ VU19P позволяет создавать прототипы и эмулировать самые передовые ASIC и SoC, а также разрабатывать сложные алгоритмы. ПЛИС VU19P обладает самой высокой плотностью логики и количеством портов ввода-вывода - это самая большая FPGA когда-либо выпускаемая компанией Xilinx. ... Читать дальше »
1722
0
Практика: Подключаем Xilinx FPGA софт-процессор к сенсорам ST Micro
на портале element14.com появился анонс трех предстоящих воркшопов по работе с MicroBlaze - софт-процессор от компании Xilinx и его интеграции с несколькими сенсорами от компании ST Micro. Работа будет проходить на бюджетном отладочном комплекте Arty-S7.
Ознакомиться с программой воркшопов и расписанием за
...
Читать дальше »
1219
0
Туториал: Демонстрация и моделирование RoE
В блоге компании Xilinx появилось новое руководство по моделированию радио-через-ethernet - Roe
Enhanced CPRI (eCPRI) становится важной технологией для создания беспроводных приложений следующего поколения 5G. IP ядро Xilinx Radio over Ethernet Framer (RoE Framer) является частью полного системного р
...
Читать дальше »
1512
0
Это Интересно: Как устроена первая ПЛИС в мире
Реверс инжиниринг - тема очень занятная. На этой неделе появилась статья о том, как была устроена первая ПЛИС в мире от компании Xilinx, но самое любопытное, что в стате не просто картинки с LUT и триггерами, а полноценные фотографии кристалла этой ПЛИС с объяснением микроархитектуры.
...
Читать дальше »
1445
0
Заметка: 5 Вызовов для высокоуровнего синтеза на ПЛИС
Любопытная заметка появилась на сайте компании Silexica. John Inkeles рассматривает 5 пять проблем, с которыми приходится сталкиваться при использовании HLS для проектирования ПЛИС:
1. Что делать с не синтезируемой частью С/С++ кода?
2. Не привязанный к железке С/С++ код
3. Определение па
...
Читать дальше »
1242
0
Вебинар: Максимизация производительности системы при использовании FPGA с интерфейсом PCIe Gen5
На вебинаре от компании Achronix вы узнаете, как максимизировать производительность системы с помощью ПЛИС с интерфейсами PCIe Gen5. Вы поймете, почему вам нужно не только высокоскоростное подключение, но и возможность обрабатывать входящие данные на высоких скоростях для ускорения производительности приложений. Вы узн ... Читать дальше »
1136
0
Онлайн-семинар: Применение Lattice в сфере ВПК
Компания Lattice проводит онлайн-семинар, на котором они расскажут об особенностях их плис, в разрезе применения технологии FD-SOI для решения задач военной промышленности
0