Выберите категорию
|
Вебинар
[158]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка
[58]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [53] |
|
Мероприятия
[36]
Семинары, конференции, встречи
|
|
Анонсы
[19]
Свежие новости и релизы из мира FPGA
|
|
Новинки
[63]
Новые изделия на базе FPGA
|
| Стрим [5] |
Объявления
Случайные статьи
High Level Synthesis
Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS
Подробнее
Статистика
Архив новостей из мира FPGA
Реализация: Мондельбротим на PYNQ
Построение фракталов на ПЛИС, в целом не ново. На выставках частенько можно встретить их реализацию. Такое демо всегда привлекает, не то что эти ваши отчеты в консоли и распознавание котиков. Про построение фракталов мы уже упоминали ранее ( ... Читать дальше »
904
Анонс: Самая большая FPGA Xilinx перешла в статус Production
ПЛИС Virtex® UltraScale+™ VU19P позволяет создавать прототипы и эмулировать самые передовые ASIC и SoC, а также разрабатывать сложные алгоритмы. ПЛИС VU19P обладает самой высокой плотностью логики и количеством портов ввода-вывода - это самая большая FPGA когда-либо выпускаемая компанией Xilinx. ... Читать дальше »
1427
0
Практика: Подключаем Xilinx FPGA софт-процессор к сенсорам ST Micro
на портале element14.com появился анонс трех предстоящих воркшопов по работе с MicroBlaze - софт-процессор от компании Xilinx и его интеграции с несколькими сенсорами от компании ST Micro. Работа будет проходить на бюджетном отладочном комплекте Arty-S7.
Ознакомиться с программой воркшопов и расписанием за
...
Читать дальше »
904
0
Туториал: Демонстрация и моделирование RoE
В блоге компании Xilinx появилось новое руководство по моделированию радио-через-ethernet - Roe
Enhanced CPRI (eCPRI) становится важной технологией для создания беспроводных приложений следующего поколения 5G. IP ядро Xilinx Radio over Ethernet Framer (RoE Framer) является частью полного системного р
...
Читать дальше »
1160
0
Это Интересно: Как устроена первая ПЛИС в мире
Реверс инжиниринг - тема очень занятная. На этой неделе появилась статья о том, как была устроена первая ПЛИС в мире от компании Xilinx, но самое любопытное, что в стате не просто картинки с LUT и триггерами, а полноценные фотографии кристалла этой ПЛИС с объяснением микроархитектуры.
...
Читать дальше »
1116
0
Заметка: 5 Вызовов для высокоуровнего синтеза на ПЛИС
Любопытная заметка появилась на сайте компании Silexica. John Inkeles рассматривает 5 пять проблем, с которыми приходится сталкиваться при использовании HLS для проектирования ПЛИС:
1. Что делать с не синтезируемой частью С/С++ кода?
2. Не привязанный к железке С/С++ код
3. Определение па
...
Читать дальше »
957
0
Вебинар: Максимизация производительности системы при использовании FPGA с интерфейсом PCIe Gen5
На вебинаре от компании Achronix вы узнаете, как максимизировать производительность системы с помощью ПЛИС с интерфейсами PCIe Gen5. Вы поймете, почему вам нужно не только высокоскоростное подключение, но и возможность обрабатывать входящие данные на высоких скоростях для ускорения производительности приложений. Вы узн ... Читать дальше »
835
0
Онлайн-семинар: Применение Lattice в сфере ВПК
Компания Lattice проводит онлайн-семинар, на котором они расскажут об особенностях их плис, в разрезе применения технологии FD-SOI для решения задач военной промышленности
Вебинар: Проверка пользовательских инструкций RISC-V с помощью UVM
Благодаря интеграции в Aldec Rivera-PRO утилиты Codasip’s Studio становится возможным верификация пользовательских инструкций процессора RISC-V. ... Читать дальше »
900
0
Встречаемся на чипэкспо
Всем привет.
С 15-17 сентября состоится выставка Чип-Экспо 2020, на которой мы можем с Вами встретиться и поговорить за ПЛИСы и развитие проекта fpga-systems.ru
Мы будем находиться на стенде А21, который разделим
...
Читать дальше »
907
0
1