Архив новостей из мира FPGA

Вебинар: Проверка пользовательских инструкций RISC-V с помощью UVM
Благодаря интеграции в Aldec Rivera-PRO утилиты Codasip’s Studio становится возможным верификация пользовательских инструкций процессора RISC-V. ... Читать дальше »

1200

Встречаемся на чипэкспо
Всем привет.
С 15-17 сентября состоится выставка Чип-Экспо 2020, на которой мы можем с Вами встретиться и поговорить за ПЛИСы и развитие проекта fpga-systems.ru
Мы будем находиться на стенде А21, который разделим
...
Читать дальше »

1183

0

Устройства для высококачественной и недорогой потоковой передачи видео в реальном времени от Xilinx
Компания Xilinx анонсировала выпуск RT Server – специализированного сервера для перекодирования видео в реальном времени на основе ускорителей видеообработки Alveo U30 и Alveo U50. По заявлению компании, серверное оборудование Xilinx обеспечивает лучшее в отрасли качество видео при минимальных затратах и макси ... Читать дальше »

1420

0

Заметка: Vivado подскажет, как свести тайминги в проекте
Что делать, если тайминги вашего проекта не сходятся? Как найти эти места и как исправить положение?
Ответы вопросы вам поможет найти сама среда разработки - Xilinx Vivado. В Vivado есть просто невероятное количество отчётов, формируемых по ходу маршрута проектирования вашего проекта. И
...
Читать дальше »

1756

0

Онлайн-семинар: Разработка ускорителей в Xilinx Vitis
Единая программная платформа Vitis позволяет разработчикам легко использовать преимущества гетерогенных SoC Xilinx и ускорять свои приложения, не нуждаясь в передовых знаниях по разработке аппаратного обеспечения. Этот семинар предоставит вам базовые знания о том, как начать работу с Vitis и Vitis AI.

Очень маленькая FPGA плата M02mini от marsohod.org
Команда проекта marsohod.org сообщила о выходе новой очень маленькой FPGA платы M02mini на базе чипа Intel MAX10 10M02DCV36C8.
Плата представляет собой US
...
Читать дальше »

2660

1

Аналитика: Сможет ли HLS код побить HDL по производительности?
Новая статья по высокоуровнему синтезу (HLS) на русском языке - доступна к прочтению

Cadence открыла бесплатный доступ ко всем видео-тренингам и обучающим материалам
Компания Cadence открыла свои учебные курсы. Теперь для того чтобы обучаться по программам Cadence достаточно только иметь активированный Cadence Support Account.
...
Читать дальше »

1466

0

Руководство: Делаем алгоритм шифрования AES на Verilog
Интересное руководство попалось на портале medium.com
Читателю предлагается пошаговое руководство реализации алгоритма AES - 128 для FPGA/ASIC с использованием языка Verilog.
...
Читать дальше »

2268

0

Туториал: Генерация синусоиды на C и Xilinx Zynq
На портале hackster.io появилась новая статья/гайд по использованию созданию генератора синусоиды с использованием Xilinx DDS Compiler + C+ baremetal + Zynq. Это полноценное руководство с боль ... Читать дальше »

2005

0
Последние статьи нашего сообщества




Познавательное
Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA
Подробнее

Календарь актуальных событий и мероприятий


Вебинар (состоится )
Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream
Подробнее
Мероприятия (состоится )
Глава РАН провёл сессию о государственной политике в сфере электроники
ПодробнееМероприятия (состоится )
Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»
Подробнее
Мероприятия (состоится )
Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!
Подробнее
Вебинар (состоится )
Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite
Подробнее


Мероприятия (состоится )
Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС
ПодробнееFPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку
0