Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [161]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [59]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [39]

Семинары, конференции, встречи

Анонсы [20]

Свежие новости и релизы из мира FPGA

Новинки [63]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия ettercap Москва ai lattice СSS КАРТЫ systemverilog microblaze PUF оштрафовать CNN 16x1.4.4 педагогическое издание карликовые деревья Cortex Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI ежик в доме verilog cheatsz обучение hls Zynq Minized тренинг ACAP Arty жарче Monk Sezonul 7 Episodul 6 Verification hdl zcu104 efpga Californication S01E04 Aldanma Achronix Alveo Занимательные устройства змеи Декея (LHOP) aldec exostiv sta временянки редкая порода статический временной анализ vitis камерунская коза Sürgün Aşk microchip polarfire gowin Arcsoft WebCam Companion ML #Verilog silexica asic Micromax microsemi antmicro Arm uvm Python Нейронные сети Foxit Reader #syntacore Bırak Beni #cores #ip microzed matlab efinix Linux oneapi верификация Отладка soc начинающим Стрим catapult RTL plc2 #ASIC Git altera fpga цос бамбук News Daily

Статистика

Онлайн всего: 3

Гостей: 3

Пользователей: 0

Архив новостей из мира FPGA

UVM обновилась согласно стандарту IEEE 1800.2-2020

Компания Accelera анонсировала релиз новой версии UVM согласно последнему стандарту IEEE 1800.2-2020. По словам Марка Стрикланда, главы рабочей группы UVM, изменения в LRM в первую очередь связаны с исправлениями в API, и в целом с ошибками, которые существовали в реализации с версии UVM-1.2.

Подробнее: ... Читать дальше »

1213

верификация, конференция, Synopsys

Доступны материалы конференции Synopsys Verification Day 2020

Материалы прошедшей в октябре онлайн конференции Synopsys Verification Day 2020 будут доступны до января 2021 года. Мероприятие включает доклады по тематикам формальной и статической верификации, а также по проектированию малопотребляющих систем.

Программа мероприятия приведена на рисунке. За ... Читать дальше »

2844

Xilinx, vitis, hls, silexica

Silexica запускает первый коммерческий плагин для Vitis HLS

Компания Silexica анонсировала запуск плагина для Vitis. SLX Plugin позволит добавлять новые директивы и возможности по оптимизации компилятора.

Появление такого плагина демонстрирует значимость, которую приносит иницитатива открытого исходного кода, утверждает вице-президен ... Читать дальше »

1299

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Разработчик FPGA / SOС embedded

YADRO_Разработчик FPGA (ПЛИС)

Вакансия Ведущий инженер-программист ПЛИС (FPGA designer) Санкт-Петербург

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux

Случайные статьи

Vivado: Picasso mode

Проведение тестирования проекта с помощью VUnit

Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления

Реализация базовых компонентов ЦОС : Комплексный умножитель

Читаем ДНК ПЛИС (Часть 1)

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3

Основы статического временного анализа. Часть 3: Source Synchronous Input Delay Constraint.

Основы статического временного анализа. Часть 1: Period Constraint.

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

Xilinx AXI Stream DMA

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Clock Domain Crossing

Вебинар (состоится )

Статическая и динамическая верификация CDC для IP-блоков на основе AXI4 Stream

Вебинар (состоится )

Разработка и развитие Verilog и SystemVerilog

Мероприятия (состоится )

Глава РАН провёл сессию о государственной политике в сфере электроники

Мероприятия (состоится )

Президент РАН Геннадий Красников открыл юбилейный форум «Микроэлектроника 2024»

Мероприятия (состоится )

Юбилейный Российский форум «Микроэлектроника 2024»: 10 лет развития и успеха!

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Объявления

Разработчик FPGA / SOС embedded

YADRO_Разработчик FPGA (ПЛИС)

Вакансия Ведущий инженер-программист ПЛИС (FPGA designer) Санкт-Петербург

FPGA карточки

Разработаю проекты ПЛИС, напишу программы для микроконтроллеров, разработаю схемотехнику

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Разработчик FPGA (ПЛИС)

Ищем Разработчиков С/Linux