Архив новостей из мира FPGA

Вебинар от ALDEC: Краевые случаи как источник ошибок при проектировании ПЛИС

Краевые случаи в циклах - это, возможно, наихудшая и наиболее частая причина трудно обнаруживаемых ошибок во многих проектах ПЛИС.

Чтобы объяснить это на простом примере - возьмем счетчик событий, где количество подсчитанных событий является критическим фактором, и вы считываете и обнуляете этот счетчик на регулярной основе. Типичный краевой случай - если вы считываете или обнуляете этот счетчик ровно в тот момент, когда приходит новое событие, которое надо посчитать. Тут возникает множество рисков и странного поведения счетчика. ... Читать дальше »

944

0

RAD для софт-процессоров и немного «сферических коней в вакууме»

Немного хулиганства в области софт-процессоров. Пока предварительные размышления и проба пера  ... Читать дальше »

902

0

История FPGA с Kapil Shankar

 OSFPGA представляет  содержательную серию вебинаров "История ПЛИС", на которых будет рассмотрена и обсуждена эволюция технологий ПЛИС, компаний и рынков, а также то, как она информирует и открывает возможности для инноваций и бизнеса в развивающихся сегментах рынка.

... Читать дальше »

1001

0

UVM для FPGA (часть 4): стандарт IEEE 1800.2 - изменения UVM

Докладчик: Srinivasan Venkataramanan, Entrepreneur and Head of VerifWorks
Четверг, 7 октября 2021
3:00 PM – 4:00 PM CEST (16:00 - 17:00 Мск)
 

Описание:

Начиная с первого релиза Accellera 1.0a, UVM эволюционировала в заметные версии UVM 1.1 и UVM 1.2.  Как и многие другие популярные стандарты, возникло желание стандартизации UVM, что и произошло в IEEE в 2017 году. Что интересно, UVM - это первая из стандартизованных методологий верификации, и ее текущая версия - IEEE 1800.2-2020. ... Читать дальше »

1133

0

интервью с Н.А.Шелепиным «О сегодняшнем развитии технологий и компонентов микро- и наноэлектроники»

О сегодняшнем развитии технологий и компонентов микро- и наноэлектроники мы поговорили с д.т.н., проф. Н.А. Шелепиным. Николай Алексеевич является модератором Секции №4 на российском форуме «Микроэлектроника 2021», и как никто другой знаком с научно-исследовательской работой по тематике микро- и наноэлектроники и положением дел в отрасли. ... Читать дальше »

5467

0

Уникальная возможность сделать собственный чип: стартовал сбор проектов для 3-го шаттла на фабрике SkyWater

С 17 сентября 2021 года начался сбор заявок на 3-й шаттл на фабрике SkyWater. 

Любой желающий может представить собственный проект, выполненный с помощью набора инструментов OpenLane ... Читать дальше »

1140

0

Портирование свёрточных нейронных сетей на платформу Xilinx Zynq Ultrascale Plus и ускорение их работы

Компания Макро Групп приглашает на вебинар по нейронным сетям разработчиков решений на платформах Xilinx и специалистов по искусственному интеллекту и нейросетям. На вебинаре вы узнаете, какие шаги необходимо выполнить для запуска собственной сверточной нейросети на платформе Xilinx Zynq Ultrascale+, и увидите её ра ... Читать дальше »

1091

0

PY-UVM

Ну что ж, медленно, но верно оно все-таки случилось. Python добрался и до UVM. Встречайте уже второй релиз PY-UVM 2.0

Информация по теме: ... Читать дальше »

5555

0

Двухдневный семинар по Xilinx Versal от Doulos 15-16.09 или 29-30.09 без оплаты.

15-16 и 29-30 сентября  в 18:00 по Москве будет проводиться семинар по платформе Xilinx Versal.

Семинар проводится одной из крупнейших европейских онлайн-школ Doulos.

Оплата не требуется , тогда как обычная цена этого двухдневного семинара - 990 долларов США.

Спонсирует всё Xilinx.

Два дня занятий по 4 часа.

... Читать дальше »

852

0

Конкурс от Xlinix "Adaptive Computing Challenge 2021"

Xilinx запустил регистрацию на конкурс, посвященный адапитивным вычислениям.

Конкурс будет затрагивать 3 направления с призовым фондом в $10 000:

• Edge Computing (на базе Xilinx Kria™ KV260 Vision AI Starter Kit);
• Data Center AI (на базе Xilinx VCK5000 development card);
< ... Читать дальше »


759



0