Выберите категорию
|
Вебинар
[158]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка
[58]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [53] |
|
Мероприятия
[36]
Семинары, конференции, встречи
|
|
Анонсы
[19]
Свежие новости и релизы из мира FPGA
|
|
Новинки
[63]
Новые изделия на базе FPGA
|
| Стрим [5] |
Объявления
Случайные статьи
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1
Подробнее
Среды разработки
Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления
Подробнее
Верификация
Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO
Подробнее
Статистика
Архив новостей из мира FPGA
Вебинар от ALDEC: Краевые случаи как источник ошибок при проектировании ПЛИС
Краевые случаи в циклах - это, возможно, наихудшая и наиболее частая причина трудно обнаруживаемых ошибок во многих проектах ПЛИС. Чтобы объяснить это на простом примере - возьмем счетчик событий, где количество подсчитанных событий является критическим фактором, и вы считываете и обнуляете этот счетчик на регулярной основе. Типичный краевой случай - если вы считываете или обнуляете этот счетчик ровно в тот момент, когда приходит новое событие, которое надо посчитать. Тут возникает множество рисков и странного поведения счетчика. ... Читать дальше » 
713 
История FPGA с Kapil Shankar
OSFPGA представляет содержательную серию вебинаров "История ПЛИС", на которых будет рассмотрена и обсуждена эволюция технологий ПЛИС, компаний и рынков, а также то, как она информирует и открывает возможности для инноваций и бизнеса в развивающихся сегментах рынка. ... Читать дальше »
802 
0 
UVM для FPGA (часть 4): стандарт IEEE 1800.2 - изменения UVM
Докладчик: Srinivasan Venkataramanan, Entrepreneur and Head of VerifWorks Описание: Начиная с первого релиза Accellera 1.0a, UVM эволюционировала в заметные версии UVM 1.1 и UVM 1.2. Как и многие другие популярные стандарты, возникло желание стандартизации UVM, что и произошло в IEEE в 2017 году. Что интересно, UVM - это первая из стандартизованных методологий верификации, и ее текущая версия - IEEE 1800.2-2020. ... Читать дальше »
887
0 
Портирование свёрточных нейронных сетей на платформу Xilinx Zynq Ultrascale Plus и ускорение их работы
Компания Макро Групп приглашает на вебинар по нейронным сетям разработчиков решений на платформах Xilinx и специалистов по искусственному интеллекту и нейросетям. На вебинаре вы узнаете, какие шаги необходимо выполнить для запуска собственной сверточной нейросети на платформе Xilinx Zynq Ultrascale+, и увидите её ра ... Читать дальше »
746
0 
Двухдневный семинар по Xilinx Versal от Doulos 15-16.09 или 29-30.09 без оплаты.
15-16 и 29-30 сентября в 18:00 по Москве будет проводиться семинар по платформе Xilinx Versal. Семинар проводится одной из крупнейших европейских онлайн-школ Doulos. Оплата не требуется , тогда как обычная цена этого двухдневного семинара - 990 долларов США. Спонсирует всё Xilinx. Два дня занятий по 4 часа.
... Читать дальше »
692
0 
Что нового в OSVVM?
В течение 2020 года OSVVM имел 6 обновлений. В 2021 тенденция сохранилась и произошел релиз обновлений в феврале, июне и июле. На этом вебинаре мы осудим, что именно изменилось в OSVVM в 2021 году.
Вебинар состоится ... Читать дальше »
940
0 
SoM-модули Kria – ускорение и удешевление разработки устройств с машинным зрением и ИИ. Теория и практика.
На сегодняшний день существует очень большая конкуренция среди разработчиков устройств с машинным зрением и применением искусственного интеллекта. Скорость разработки и конечная стоимость устройств являются одними из решающих факторов при выборе аппаратной платформы. И компания Nvidia уже ... Читать дальше »
1175
0 
Расписание бесплатных тренингов по Intel FPGA на август'21
Компания Intel продолжает регулярно проводить бесплатные тренинги по FPGA. Тренинги проводятся в on-line режиме и подразумевают общение с инструктором, что дает возможность задавать вопросы. С актуальным расписанием тренингов с инструктором можно ознакомиться по ... Читать дальше »
876
1 
Глубокое обучение и ПЛИС: Широкое обсуждение компромиссов в области проектирования, бенчмарков и САПР
Глубокое обучение (DL) быстро становится краеугольным камнем многих приложений, создавая постоянно растущий спрос на эффективную обработку данных. ПЛИС обладают уникальными свойством, таким как их мелкозернистая реконфигурируемость, которая позволяет работать с данными произвольной точности. Эти функции делают ПЛИС привлекательными для ускорения задач DL как в центрах обработки данных, так и на периферии. ... Читать дальше »
687
0 
Проверка эквивалентности для FPGA
Систематические ошибки проектирования, вносимые инструментами автоматизированного проектирования, такими как синтез, бывает трудно обнаружить, не говоря уже о том, что они могут быть катастрофическими, если они попадут в конечное устройство. Формальная проверка эквивалентности использовалась при проектировании ASIC в течение многих лет. ... Читать дальше »
782
1 |
0