Выберите категорию
|
Xilinx SDK
[2]
Все по работе с Xilinx SDK
|
|
Xilinx Vivado
[14]
Всё по работе с Vivado
|
|
Vivado reports
[4]
Отчеты Vivado и TCL команды report_*
|
|
Microblaze
[6]
Основы работы с Microblaze
|
|
Xilinx primitives
[4]
Аппаратные примитивы FPGA Xilinx
|
| Видеоуроки [21] |
|
High Level Synthesis
[6]
Инструменты высокоуровнего синтеза от Xilinx - HLS - High Level Synthesis
|
|
FPGA начального уровня: PUF
[12]
Небольшая серия видеоуроков (на русском), в которой на несложном Hello PUF проекте демонстрируется минимум, который необходим современному разработчику на плис, пускай даже и начального уровня. В курсе есть: 1. Работа в Vivado 2. Разработка кода на VHDL и Verilog 3. Использование атрибутов синтеза 4. Сборка софт-процессорной системы на базе MicroBlaze 5. Создание проектных ограничений 6. Работа с Tcl консолью и создание скрипта на Tcl 7. Работа в SDK и разработка C кода для софт-процессорной системы 8. Подключение и отладка проекта с использованием ILA Поскольку курс закончился и проект был завершён, выкладываю его здесь. Надеюсь начинающим пригодится.
|
|
Zynq-7000
[14]
Осваиваем работу с системой на кристалле Zynq-7000
|
|
Среды разработки
[2]
Vivado, SDK, SDAccel, SDSoC, VITIS и тд.
|
|
Отладочные платы
[0]
Отладочные платы на FPGA/SoC компании Xilinx
|
|
СнК и софт процессоры
[0]
Zynq, MicroBlaze, PicoBlaze, Arm Cortex-Mx
|
|
Прочее
[6]
Другие статьи по Xilinx
|
Объявления
Случайные статьи
Верификация
Верификация проблем с пересечением тактовых сигналов в ПЛИС с помощью ALINT-PRO
Подробнее
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1
Подробнее
Познавательное
Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA
Подробнее
Microblaze
Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 2.
ПодробнееСтатистика
Статьи из категории: Xilinx Vivado
Категория:Xilinx Vivado
ECO Flow в Vivado или работа в режиме редактирования нетлиста. Часть 2
Продолжение руководства по работе Vivado Eco Flow
7264
ECO Flow в Vivado или работа в режиме редактирования нетлиста. Часть 1.
В статье рассмотрен режим работы Vivado, позволяющий вносить изменения в проект на уровне редактирования списка соединений (в дальнейшем – нетлиста). Описаны как сам режим ECO, так и некоторые нюансы, которые появляются во время работы в нём. Приведён демонстрационный пример и описана полная последовательность действий для получения результата, в работоспособности которой может убедиться каждый желающий. Статья будет полезна для «общего развития» FPGA-разработчикам, а особенно — тем, кто часто отлаживает проекты в Logic Analyzer. Надеюсь, работа в этом режиме вызовет интерес у разработчиков, работающих с большими кристаллами, время компиляции в которых может достигать часов (а то и десятков часов), поскольку в этом режиме время, затрачиваемое на имплементацию, при внесении изменений в нетлист может сократиться до буквально пары минут.
5921
0
Методика работы с Си модулями в симуляции стандартными средствами Vivado
Vivado и system Verilog позволяют разработчику использовать модули, написанные на Си. Данный метод называется DPI (Direct Programming Interface).
7126
0
Заметка о проблеме с контроллером памяти LPDDR2 Xilinx 7 Series MIS
В данном материале кратко изложена история о нетривиальной проблеме с имплементацией контроллера памяти LPDDR2 Xilinx 7 Series MIS.
3888
0
Vivado reprorts => report_clock_networks
Рассматриваем и разбираем отчёты Vivado. Эта статья посвящена report_clock_networks
5243
0
Vivado reprorts => report_clock_interaction
Рассматриваем и разбираем отчёты Vivado. Эта статья посвящена report_clock_interaction.
6543
2
Vivado reprorts => report_clocks
Рассматриваем и разбираем отчёты Vivado. Эта статья посвящена report_clocks.
4487
0
0