Выберите категорию
| Разное [46] |
| Обзоры плат [5] |
|
Xilinx
[85]
Всё о работе с Xilinx
|
|
Intel/Altera
[3]
Intel/Altera
|
| Языки [16] |
|
Lattice
[0]
Lattice
|
|
Microchip/Microsemi
[0]
Microchip/Microsemi
|
|
Отечественные
[0]
Отечественные ПЛИС
|
|
FPGA-Systems Boards (FSB)
[2]
Платы собственной разработки
|
|
GoWin
[1]
Статьи по ПЛИС производителя GoWin
|
|
Полезные утилиты
[1]
Различные сторонние фреймворки, упрощающие разработку на ПЛИС
|
| Направление [8] |
Объявления
Ищу сотрудников
Ведущий инженер FPGA в "Wireless Terminal Chipset Algorithm Development Dept." Huawei
Подробнее
Случайные статьи
Microblaze
Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 1.
ПодробнееСтатистика
Статьи участников нашего сообщества
Модуль: Каталог статей
Минимизация булевых функций на многомерных кубиках
Данная статья имеет, в основном, историческое значение. Мне хотелось бы вспомнить и описать красивый метод булевой оптимизации, которому нас учили в ЛЭТИ в 80х годах прошлого века. В наше время, в связи с широким распространением компьютерных программ логического синтеза (например. Simplify), актуальность этого метода значительно снизилась, но, тем не менее надеюсь, что ценители красоты оценят его по достоинству.
7751
FPGA начального уровня :: Часть 5.1 :: Подключение портов к ножкам ПЛИС и размещение проекта на кристалле
Здравствуйте друзья. С вами проект http://fpga-systems.ru. Мы продолжаем курс лекций по проектированию на FPGA для разработчиков начального уровня. Сегодня мы с Вами приступим с размещению нашего проекта на кристалле и привязке ножек нашей ПЛИС к портам модуля верхнего уровня нашего проекта.
Ссылки на документацию см. ниже
4136
0
FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze
Здравствуйте друзья. С вами проект FPGA-Systems.ru. Мы продолжаем курс лекций по проектированию на FPGA для разработчиков начального уровня. Сегодня, в 4-ой части нашего видеокурса, мы с Вами приступим с сборке процессорной системы на базе софт процессора MicroBlaze, а также объединим его с нашей разработанной физически неклонируемой функцией Arbiter PUF.
3474
0
FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL
Здравствуйте друзья. C вами проект http://fpga-systems.ru. Мы продолжаем курс по проектированию на FPGA для разработчиков начального уровня. В этом видео мы продолжаем разрабатывать HDL код для физически неклонируемой функции Arbiter PUF. Сегодня мы спроектируем D-триггер и разработаем проект верхнего уровня для Arbiter PUF. Несмотря на то, что это видео является заключительным видео третьей части, не стоит расслабляться, поскольку это всего лишь не более 20 процентов от всего проекта. Нам ещё многое предстоит сделать и многому научиться.
Следите за выходом новых видео на канале в Telegram
FPGA-Systems.ru Events
https://t.me/Powered_by_KeisN13_events
Обсуждайте в чате Telegram FPGA-Systems.ru
https://t.me/Powered_by_KeisN13
3375
0
Методика работы с Си модулями в симуляции стандартными средствами Vivado
Vivado и system Verilog позволяют разработчику использовать модули, написанные на Си. Данный метод называется DPI (Direct Programming Interface).
5501
0
Заметка о проблеме с контроллером памяти LPDDR2 Xilinx 7 Series MIS
В данном материале кратко изложена история о нетривиальной проблеме с имплементацией контроллера памяти LPDDR2 Xilinx 7 Series MIS.
3106
0
FPGA начального уровня :: Часть 3.2 :: Разработка PUF на HDL
В этом видео мы продолжаем разрабатывать HDL код для физически неклонируемой функции Arbiter PUF. Сегодня мы спроектируем линию задержки, основой которой послужит разработанный на прошлом занятии мультиплексор.
2538
0
0