Выберите категорию
| Разное [52] |
| Обзоры плат [7] |
|
Xilinx
[91]
Всё о работе с Xilinx
|
|
Intel/Altera
[4]
Intel/Altera
|
| Языки [16] |
|
Lattice
[0]
Lattice
|
|
Microchip/Microsemi
[0]
Microchip/Microsemi
|
|
Отечественные
[0]
Отечественные ПЛИС
|
|
FPGA-Systems Boards (FSB)
[2]
Платы собственной разработки
|
|
GoWin
[2]
Статьи по ПЛИС производителя GoWin
|
|
Полезные утилиты
[1]
Различные сторонние фреймворки, упрощающие разработку на ПЛИС
|
| Направление [11] |
Объявления
Случайные статьи
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 2
ПодробнееMicroblaze
Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 2.
Подробнее
Познавательное
Искусство отладки FPGA: как сократить срок тестирования за счет грамотной разработки
Подробнее
Статистика
Статьи участников нашего сообщества
Модуль: Каталог статей
FPGA или микроконтроллер: что же выбрать?
Эта статья написана для сравнения между ПЛИС и микроконтроллером. Мы провели сравнение, изучив их различия и сходства с точки зрения архитектуры, производительности, приложений, технологии программирования, энергопотребления, возможностей обработки и удобства использования.
8074
Обзор научных работ, связанных с FPGA
Это обзор интересных научных статей, в которых были использованы технологии FPGA. Данный обзор служит как источником вдохновения по применению ПЛИС, интересным чтивом и быть может даже ответами на какие-то вопросы.
5590
0
Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года
Это первая статья из серии блогов, в которых представлены результаты исследования функциональной верификации Wilson Research Group 2020 года.
2848
0
Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS
В "Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS" мы узнали, как создать IP в HLS с интерфейсом AXI4-Lite с использованием кода на C.
В этом блоге мы узнаем, как экспортировать наше IP, чтобы использовать его в Vivado Design Suite, как подключить его к другим IP ядрам и процессору и как запустить наш проект на плате.
5067
0
Vivado Quality of Result (Перевод статьи MicroZed Chronicles)
В данной статье будут рассмотрены инструменты Quality of Result Assesment [QoRA] и Quality of Result Suggestions [QoRS] поскольку оба этих инструмента предоставляют информацию для достижения необходимых временных ограничений [timing closure - временное соответствие, временные ограничение]
5606
7
Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)
В этом уроке мы будем изучать основы того как создавать пользовательские IP блоки с AXI4-Lite интерфейсом в Vitis HLS.
9864
0
Сможет ли HLS код побить HDL по производительности?
В этой статье мы задействовали инструменты Silexica SLX для FPGA, чтобы оптимизировать промышленное приложение для обнаружения и отслеживания объектов.
4500
0
0