Выберите категорию
|
Вебинар
[161]
Вебинары по FPGA и языкам проектирования для ПЛИС
|
|
Заметка
[59]
Небольшие заметки по использованию технологии FPGA/ПЛИС
|
| Руководство [53] |
|
Мероприятия
[39]
Семинары, конференции, встречи
|
|
Анонсы
[20]
Свежие новости и релизы из мира FPGA
|
|
Новинки
[63]
Новые изделия на базе FPGA
|
| Стрим [5] |
Объявления
Случайные статьи
High Level Synthesis
Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1
Подробнее
Аналитика и обзоры
Пролог: Исследование Функциональной Верификации Исследовательской Группы Уилсона 2020 Года
Подробнее
Статистика
Архив новостей из мира FPGA
Повышение производительности систем на базе FPGA за счёт оптимизации архитектуры памяти
Компания MoSyS, предлагающая решения по внешней памяти, проводит вебинар, на котором вы узнаете как архитектура и организация памяти разрабатываемой системы на базе ПЛИС, , влияет на пропускную способность системы, производительность, затраты и время проектирования. ... Читать дальше » 
1213 
Xilinx Versal ACAP - от ПЛИС к платформе
С семейством Versal ACAP Xilinx вводит совершенно новую архитектуру, позволяющую эффективно использовать широкий спектр гетерогенных вычислительных ресурсов. Этот вебинар посвящен основным концепциям семейства и знакомит с вычислительными механизмами, APU (Arm A72) и RPU. ... Читать дальше »
1481 
0 
Microchip PolarFire® SoC FPGA - часть 4
Компания Microchip подготовила серию вебинаров о работе с PolarFire® SoC FPGA, которая имеет аппаратный RISC-V. В 4-ом вебинаре серии речь пойдет о работе с Hart Software Services (HSS) и как оно применяется при разработке на PolarFire. ... Читать дальше »
2533
0 
Модельное проектирование ПЛИС и ASIC в контексте функциональной безопасности
Помимо ASIC, FPGA и SoC играют все большую роль во все большем числе систем и приложений благодаря своим уникальным свойствам: гибкости, высокой пропускной способности, низкой задержке и производительности на ватт. ... Читать дальше »
2596
0 
Глубокое обучение на FPGA
Машинное обучение и глубокое обучение повсюду: новые алгоритмы, новые приложения, новые платформы и новые движки. В этом вебинаре мы рассмотрим глубокое обучение с особым акцентом на использование ПЛИС в качестве механизмов вывода для сверточных нейронных сетей. Вы узнаете: ... Читать дальше »
2746
1 
Вебинар: Верификация с использованием OSVVM
Джим Льюис совместо с Aldec приглашает на вебинар по OSVVM. На нем расскажут про верификацию и продемонстрируют основу верификации - транзакции. Мероприятие пройдет 10 декабря. Подробнее: https://www.al ... Читать дальше »
1176
0 
«Временные ограничения и анализ в Vivado» – совместный вебинар Макро Групп и PLC2, авторизованного тренинг-партнёра Xilinx
Компания Макро Групп начинает сотрудничество в области обучения технологиям Xilinx с компанией PLC2 GmbH (Германия), авторизованным тренинг-партнёром (ATP) Xilinx. Подготовленные PLC2 тренинги и учебные курсы становятся доступны на территории России и СНГ и проводятся совместными усилиями обеих компаний.
1483
0 
Ускорения отладки RTL для ПЛИС
Отладка проекта занимает значительную часть времени любого разработчика ПЛИС, и в этой области можно сделать многое для повышения индивидуальной и командной производительности. ... Читать дальше »
1523
0 
Новые возможности VHDL2019
Язык описания аппаратуры “VHDL” получил два основных обновления в декабре 2019 года. Ассоциация стандартов IEEE выпустила последнюю версию VHDL с большим количеством новых функций. Язык подвергся небольшой "чистке", получил новые API для работы с датами, файлами или каталогами, а такж ... Читать дальше »
1558
1 
Вебинар: Accelerating Data Channels to 112 Gbps PAM4: A Case Study in Real-World FPGA Implementation
Вебинар с представителями фирм Achronix и Samtec посвящен реализации 112Gbps PAM4 с ипользованием чипа Achronix Speedster®7t. На вебинаре расскажут:
|
0